定义
芯片定义与需求拆解
把产品目标拆成功能、性能、功耗与成本四组指标，输出设计与测试都能引用的规格草案。
- 应用场景与年用量建模
- 关键指标的边界值确认
- 自研与选型路线比选
产品清单
按项目阶段挑，也可以让我们帮你拆
点下面的分类快速筛选。拿不准该从哪一段开始，把应用场景与量产目标发给我们，一个工作日内给组合建议。
定义
竞品对标与选型建议
拆解同类方案的功能与成本结构，给出自研、改版、外购三条路线同口径的投入产出对比。
- 同类芯片功能与成本拆解
- 工艺节点与封装形式比选
- 供应风险与生命周期评估
定义
规格书与打样验证
输出可评审的规格书，配合 MPW 或工程批做早期验证，把风险留在小批量阶段。
- 规格书评审与指标冻结
- MPW 打样与样片测试
- 早期失效分析与迭代建议
设计
数字前端设计与验证
RTL 设计、UVM 验证环境与低功耗方案，覆盖率与时序余量在评审前量化提交。
- RTL 设计与模块集成
- UVM 验证与形式化验证
- 低功耗与时钟复位方案
设计
模拟与混合信号设计
电源管理、采样前端、时钟与接口电路，按应用场景的供电与温度条件做鲁棒性设计。
- 电源管理与基准电路
- ADC / DAC 与采样前端
- 时钟、复位与接口电路
设计
版图与物理实现
布局布线、时序收敛、DRC / LVS 与可制造性优化，把返工尽量留在流片之前解决。
- 布局布线与电源规划
- 时序收敛与串扰分析
- DRC / LVS / DFM 签核
量产
良率追踪与批次追溯
从 wafer 到成品的全链路数据留痕，任一批次都能反查到测试条件与结果。
- CP / FT 数据自动汇总
- 批次谱系与追溯查询
- 良率趋势与失效分布
量产
测试数据看板
把良率、失效率与测试时长放进同一块看板，异常当天可见，不用等月度汇总。
- 分产品分批次的良率看板
- 测试项失效 TOP 分析
- 异常阈值自动预警
服务
流片与封测协同
与 12 家合作封测厂协同排产，流片、封装与测试节点统一排期，进度在项目看板上更新。
- 工艺厂流片排期对接
- 封装形式与基板选择
- 测试程序开发与调试
服务
量产导入与供货保障
量产条件确认、二供导入与产能预留，把交期风险在放量之前摊开谈。
- 量产条件确认与导入
- 二供与替代料导入
- 产能预留与长期供货协议
这个分类下暂时没有可展示的内容，试试其他分类，或直接联系我们。
产品详解 · 01
芯选 ChipSelect · 芯片定义与选型
芯片项目最常见的返工来自规格阶段的含糊：指标写成「尽量低功耗」，验证就无法判定通过与否。 芯选做的事情是把含糊变成范围——每一项指标都有边界值、测试条件和取舍说明，评审时逐条对照，不用靠默契。
- 先把场景问清楚：用多少年、年用量多少、工作温度与供电条件如何，先定边界再谈指标
- 指标写成范围：功耗、精度、响应时间全部给出上下限与测试条件，不写模糊描述
- 路线要能比：自研、改版与外购给出成本、周期与供应风险同口径的对比
- 风险提前暴露：把工艺能力、封装散热与测试可达性上的风险写进评审材料
芯选 · 智能表计主控 规格基线
已冻结规格条目
128 项
较上一版
+16%
功耗指标余量24%
精度指标余量18%
成本目标差距6%
产品详解 · 02
芯造 ChipForge · 设计服务与流片
设计阶段最容易失控的不是难度，而是进度不透明：前端说快好了，后端还在等网表，验证的覆盖率没人说得清。 芯造按节点推进，每个节点都有可验证的交付物，覆盖率与时序结果在评审之前提交，问题不拖到流片后才暴露。
- 节点可验证：RTL 冻结、验证收敛、时序签核、GDS 交付四个节点各有判定标准
- 验证做够：功能覆盖率与断言覆盖率一并提交，不拿「仿真跑完了」当结论
- 签核留痕：DRC、LVS、ERC 与功耗签核报告随节点归档，随时可以回溯
- 流片排期透明：工艺厂排期、MPW 档期与封装排产统一在项目看板上更新
芯造 · 55nm 主控芯片 设计进度
功能验证覆盖率
92%
距计划流片
5 周
RTL 冻结100%
功能验证收敛92%
时序收敛78%
物理签核（DRC / LVS）61%
产品详解 · 03
芯见 ChipSight · 量产与供应链
良率出问题的时候，最耗时间的往往不是分析，而是找数据：测试记录在封测厂、封装信息在另一个系统、出货批次还在表格里。 芯见把这条链上的数据汇到一处，异常当天就能定位到具体批次与测试项。
- 数据当天到：CP / FT 测试记录按批次自动汇总，不用等月度报告
- 批次可追溯：从 wafer 编号到成品出货，任一环节都能反查测试条件与结果
- 异常会预警：良率或关键测试项偏离阈值时自动提示，不等客户投诉才发现
- 供货有预案：产能预留、二供导入与替代料方案提前准备，交期风险摊开谈
芯见 · 量产数据与追溯概览
在管量产型号
96 个
平均良率
96.8%
批次追溯覆盖率100%
测试数据及时率98%
异常预警命中率84%
二供导入完成度62%
怎么选
三条产品线放在一起看
下表中的周期为同类项目的常见区间，实际以需求评估结论为准。
| 产品线 | 适用于 | 核心场景 | 常见周期 | 常与谁组合 |
|---|---|---|---|---|
| 芯选 ChipSelect | 准备立项、方案尚不明确的产品 | 需求拆解 / 选型比选 / 规格冻结 | 3 - 6 周 | 芯造 ChipForge |
| 芯造 ChipForge | 规格已明确，需要设计与流片 | 前端设计 / 验证 / 版图 / 流片 | 12 - 28 周 | 芯选 + 芯见 |
| 芯见 ChipSight | 已进入量产或小批量爬坡阶段 | 良率追踪 / 批次追溯 / 数据看板 | 4 - 8 周 | 芯造 + 工程服务 |
| 流片与封测协同 | 需要工艺厂与封测厂统一排期 | 流片排期 / 封装选择 / 测试程序 | 贯穿项目全程 | 全部产品线 |
| 量产导入与供货保障 | 已定型、准备放量的产品 | 量产条件确认 / 二供导入 / 产能预留 | 6 - 12 周 | 全部产品线 |
工程服务
图纸交付只是中点，能量产才算完成
从需求对接一路到良率爬坡，我们把项目里最容易掉链子的几个环节接过来，节点与责任都写清楚。
01
需求对接
一次 90 分钟的技术沟通，明确应用场景、指标边界、年用量与量产目标，当场给出可行性初判。
02
方案与规格
输出选型或自研建议、规格书草案、里程碑排期与风险清单，含两套可选的推进节奏。
03
设计与验证
按节点评审推进，双周同步一次可验证成果，覆盖率与时序结果在评审前提交，问题当天提出。
04
流片与量产
流片排期、封测程序调试与良率爬坡同步推进；量产导入后按季度复盘良率与成本曲线。
节点评审不走过场
覆盖率、时序余量与 DRC / LVS 结果在评审前量化提交，判定标准事先约定，不靠口头确认。
设计数据留在客户手里
设计文件、测试程序与工艺资料按里程碑交付，归属与访问权限写进合同，服务结束后按约定销毁。
工艺与供应链持续跟进
工艺厂与封测厂的产能、档期与替代料信息定期更新，不等到断供或者涨价才通知客户。
常见问题
你在评估阶段可能会问的事
我们只有产品想法，还没有规格，能合作吗？
可以，而且这是芯选最典型的场景。我们先做一次 90 分钟的场景梳理，把应用环境、年用量与成本目标问清楚，再给出自研、改版、选型三条路线的对比。多数客户在这一次沟通之后就能判断该走哪条路，也有的会先用 MPW 做一轮小批量验证再决定。
能不能只做其中一段，比如只做版图或只做验证？
可以。三条产品线本身就是可拆分的，你可以只把版图实现或验证环境交给我们，前端设计由你们自己完成。这种情况下我们会在启动前确认接口文档、交付标准与验收方式，避免因为边界不清互相等，也会明确双方各自需要提供的输入。
设计文件、IP 和测试程序归谁？
按合同约定，客户委托开发的设计文件、测试程序与相关文档归客户所有。我们会在每个里程碑节点交付并归档，服务期内保留只读副本用于问题追溯，服务结束后按客户要求销毁并出具书面确认。
流片和封测是你们安排，还是我们自己找？
两种都支持。我们可以基于合作封测厂与工艺厂资源统一排期，也可以只用你们指定的供应商，由我们负责技术对接与节点跟踪。排期、费用构成与潜在风险会在方案阶段列清楚，不会等到流片前才追加。
良率不达标怎么办？
量产导入阶段我们会和封测厂一起做良率爬坡，把失效项按类别拆开定位。属于设计与测试方案导致的问题，我们负责分析并给出改版或测试程序调整方案；属于工艺波动的问题，我们协助推动工艺厂改善。责任划分与处理时限在合同里逐条约定。
你们只有成都的团队吗？外地能现场支持吗？
总部在成都，并在重庆、西安、昆明、贵阳设有服务点，西南与西北地区可以安排现场支持。工艺厂与封测厂的现场支持按项目节点安排差旅，日常沟通通过线上评审与项目群进行，响应时效与本地客户一致。
不确定该从哪条产品线开始？
把应用场景和量产目标告诉我们，一个工作日内给出一份免费的产品线组合建议与推进节奏。